

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09-020942

(43)Date of publication of application : 21.01.1997

(51)Int.Cl.

C22C 9/00
C22C 9/02
H01L 21/768
H01L 23/48

(21)Application number : 08-164895

(71)Applicant : INTERNATL BUSINESS MACH
CORP <IBM>

(22)Date of filing : 25.06.1996

(72)Inventor : ANDRICACOS PANAYOTIS C
DELIGIANNI HARIKLIA
HARPER JAMES M E
HU CHAO-KUN
PEARSON DALE JONATHAN
REYNOLDS SCOTT KEVIN
TU KING-NING
UZOH CYPRIAN EMEKA

(30)Priority

Priority number : 95 495249 Priority date : 27.06.1995 Priority country : US

(54) COPPER ALLOY FOR MUTUAL CONNECTION BETWEEN CHIP AND PACKAGE AND ITS PRODUCTION

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a copper alloy containing at least one alloy component, capable of being suitably used for the mutual connection between chip and package.

SOLUTION: This alloy is a copper alloy usable for the mutual connection between chip and package and containing 0.01-10wt.% of at least one alloy component selected from carbon, indium, and tin in order to obtain improved electromigration resistance, low resistivity, and excellent corrosion resistance. Further, the copper alloy is first formed and then annealed to allow the alloy component to diffuse toward the grain boundaries between the crystalline grains in the alloy, by which the above-mentioned mutual connection and a conductor can be attained.

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-20942

(43) 公開日 平成9年(1997)1月21日

(51) Int.Cl. ⁵	識別記号	序内整理番号	F I	技術表示箇所
C 2 2 C	9/00		C 2 2 C	9/00
	9/02			9/02
H 0 1 L	21/768		H 0 1 L	23/48
	23/48			21/90
				V
				A

審査請求 未請求 請求項の数59 OL (全 13 頁)

(21) 出願番号 特願平8-164895

(22) 出願日 平成8年(1996)6月25日

(31) 優先権主張番号 08/495249

(32) 優先日 1995年6月27日

(33) 優先権主張国 米国 (US)

(71) 出願人 390009531

インターナショナル・ビジネス・マシー
ズ・コーポレーションINTERNATIONAL BUSIN
ESS MACHINES CORPO
RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(74) 代理人 弁理士 合田 潔 (外2名)


最終頁に続く

(54) 【発明の名称】 チップ及びパッケージの相互接続用銅合金ならびにその製造法

(57) 【要約】

【課題】 本発明は、チップ及びパッケージの相互接続に好適に使用できる、少なくとも1種の合金成分を含む銅合金を提供することである。

【解決手段】 チップ及びパッケージの相互接続に使用できる、改善された電気移動抵抗 (electromigration resistance)、低い抵抗率及び良好な耐食性を得るために、炭素、インジウム及びビズから選ばれた少なくとも1種の合金成分を0.01~10重量%含有する銅合金、ならびにまず銅合金を形成し、次いでそれをアニールして合金中の結晶粒間の粒界に向かって合金成分の拡散を生じさせることによって、前記相互接続及び導体を製造する方法を開示する。



【特許請求の範囲】

【請求項1】銅と、炭素、スズ及びインジウムからなる群から選ばれた少なくとも1種の合金成分約0.01～10重量%を含む電気的接続を提供するための相互接続構造。

【請求項2】前記構造がさらに粒界によって分離された多数の結晶粒を含み、前記各結晶粒の、前記粒界またはその近傍における少なくとも1種の前記合金成分の濃度が、結晶粒内部の粒界から実質的に離れた位置にある場所における濃度の少なくとも120%であることを特徴とする、請求項1に記載の相互接続構造。

【請求項3】前記構造がオンチップまたはオフチップで使用されることを特徴とする、請求項1に記載の相互接続構造。

【請求項4】前記構造がTAB（テープ自動ボンディング）、BGA（ボール・グリッド・アレイ）またはPGA（ピン・グリッド・アレイ）用の1個のパイア、1本の線、1個のスタッド、及び1本の配線リードからなる群から選ばれた1つの部材であることを特徴とする、請求項1に記載の相互接続構造。

【請求項5】前記少なくとも1種の合金成分が約0.01～10重量%または約0.01～2重量%の濃度の炭素であることを特徴とする、請求項1に記載の相互接続構造。

【請求項6】前記少なくとも1種の合金成分が、約0.55～10重量%、好ましくは約0.55～2.55重量%のスズであることを特徴とする、請求項1に記載の相互接続構造。

【請求項7】前記少なくとも1種の合金成分が、0.01～10重量%、好ましくは0.01～2重量%のインジウムであることを特徴とする、請求項1に記載の相互接続構造。

【請求項8】前記構造が、結晶粒の間に前記少なくとも1種の合金成分で飽和された粒界を有する銅合金で形成されることを特徴とする、請求項1に記載の相互接続構造。

【請求項9】前記構造が、改善された電気移動抵抗、低い抵抗率、及び良好な耐食性を有することを特徴とする、請求項1に記載の相互接続構造。

【請求項10】前記構造がさらに、1つの耐火金属またはその窒化物で作られた接着／拡散バリア層のライナを含むことを特徴とする、請求項1に記載の相互接続構造。

【請求項11】前記構造がさらに、酸化ケイ素、窒化ケイ素、スピノン・ガラス、流動性酸化物、ダイヤモンド様炭素、及びポリマーからなる群から選ばれた誘電体の絶縁層を含むことを特徴とする、請求項1に記載の相互接続構造。

【請求項12】前記銅合金が、コリメート・スパッタリング、蒸着、イオン・クラスター・ビーム付着、電子サイ

クロトン共鳴付着、イオン化スパッタ付着、化学的気相付着、無電解メッキ、電解メッキ、共蒸着、共化学的気相付着、及びコスパッタリングからなる群から選ばれた1つの工程によって付着されることを特徴とする、請求項1に記載の相互接続構造。

【請求項13】前記構造が3～7個のレベルを有する多段構造であることを特徴とする、請求項1に記載の相互接続構造。

【請求項14】前記構造が既に付着された金属ケイ化物層の上に形成されることを特徴とする、請求項1に記載の相互接続構造。

【請求項15】前記構造が半導体デバイス上に形成されることを特徴とする、請求項1に記載の相互接続構造。

【請求項16】前記構造が、コンタクト・ホールを介しTi/TiN/CVD Wスタッドによって金属ケイ化物と接続されることを特徴とする、請求項1に記載の相互接続構造。

【請求項17】前記構造が、WまたはAl(Cu)等、他の金属と接続されることを特徴とする、請求項1に記載の相互接続構造。

【請求項18】銅と、約0.01～10重量%の炭素、スズ、及びインジウムからなる群から選ばれた少なくとも1種の合金成分を含み、少なくとも 10^5 Amp/cm^2 の電流に耐えることができる導体。

【請求項19】前記導体がさらに、粒界によって分離された多数の結晶粒を含み、前記各結晶粒の、前記少なくとも1種の合金成分の濃度が、前記粒界から実質的に離れた位置にある前記結晶粒内部の場所における濃度の少なくとも120%の濃度であることを特徴とする、請求項18に記載の導体。

【請求項20】前記導体が、結晶粒の間に前記少なくとも1種の合金成分で飽和された粒界を有する銅合金で形成されることを特徴とする、請求項18に記載の導体。

【請求項21】前記少なくとも1種の合金成分が、約0.01～10重量%または約0.01～2重量%の濃度の炭素であることを特徴とする、請求項18に記載の導体。

【請求項22】前記少なくとも1種の合金成分が、約0.55～10重量%、好ましくは約0.55～2.55重量%のスズであることを特徴とする、請求項18に記載の導体。

【請求項23】前記少なくとも1種の合金成分が、0.01～10重量%、好ましくは0.01～2重量%のインジウムであることを特徴とする、請求項18に記載の導体。

【請求項24】1つの耐火金属またはその窒化物で作られた接着／拡散バリア層のライナをさらに含むことを特徴とする、請求項18に記載の導体。

【請求項25】前記構造がさらに、酸化ケイ素、窒化ケイ素、スピノン・ガラス、流動性酸化物、ダイヤモンド

ド様炭素、及びポリマーからなる群から選ばれた誘電体の絶縁層を含むことを特徴とする、請求項18に記載の導体。

【請求項26】前記銅合金が、コリメート・スパッタリング、蒸着、イオン・クラスター・ビーム付着、電子サイクロトロン共鳴付着、イオン化スパッタ付着、化学的気相付着、無電解メッキ、電解メッキ、共蒸着、共化学的気相付着、及びコスパッタリングからなる群から選ばれた1つの方法によって付着されることを特徴とする、請求項18に記載の導体。

【請求項27】前記導体が既に付着された金属ケイ化物層の上に形成されることを特徴とする、請求項18に記載の導体。

【請求項28】前記導体が半導体デバイス上に形成されることを特徴とする、請求項18に記載の導体。

【請求項29】前記導体が、WまたはAl(Cu)等、他の金属と接続されることを特徴とする、請求項18に記載の導体。

【請求項30】本体と前記本体中に分配された多数の結晶粒とを含み、前記本体が、銅と、約0.01~10重量%の炭素、スズ、及びインジウムからなる群から選ばれた少なくとも1種の合金成分から形成され、前記多数の結晶粒が前記本体中に分配され、前記各結晶粒の、その粒界またはその近傍における前記少なくとも1種の合金成分の濃度が、前記粒界から実質的に離れた位置にある場所における濃度の少なくとも120%であることを特徴とする、電気的接続を提供するための相互接続構造。

【請求項31】前記構造がTAB(テープ自動ボンディング)、BGA(ボール・グリッド・アレイ)またはPGA(ピン・グリッド・アレイ)用の1個のバイア、1本の線、1個のスタッド、及び1本の配線リードからなる群から選ばれた1つの部材であることを特徴とする、請求項30に記載の相互接続構造。

【請求項32】前記少なくとも1種の合金成分が、約0.01~10重量%、好ましくは約0.01~2重量%の炭素であることを特徴とする、請求項30に記載の相互接続構造。

【請求項33】前記少なくとも1種の合金成分が、約0.55~10重量%、好ましくは約0.55~2.5重量%のスズであることを特徴とする、請求項30に記載の相互接続構造。

【請求項34】前記少なくとも1種の合金成分が、0.01~10重量%、好ましくは0.01~2重量%のインジウムであることを特徴とする、請求項30に記載の相互接続構造。

【請求項35】前記構造が、結晶粒の間に前記少なくとも1種の合金成分で飽和された粒界を有する銅合金で形成されることを特徴とする、請求項30に記載の相互接

続構造。

【請求項36】前記構造がさらに、1つの耐火金属またはその窒化物で作られた接着/拡散バリア層のライナを含むことを特徴とする、請求項30に記載の相互接続構造。

【請求項37】前記構造がさらに、酸化ケイ素、窒化ケイ素、スピノオン・ガラス、流動性酸化物、ダイヤモンド様炭素、及びポリマーからなる群から選ばれた誘電体の絶縁層を含むことを特徴とする、請求項30に記載の相互接続構造。

【請求項38】前記構造が3~7個のレベルを有する多段構造であることを特徴とする、請求項30に記載の相互接続構造。

【請求項39】前記構造が既に付着された金属ケイ化物層の上に形成されることを特徴とする、請求項30に記載の相互接続構造。

【請求項40】前記構造が半導体デバイス上に形成されることを特徴とする、請求項30に記載の相互接続構造。

【請求項41】前記構造が、WまたはAl(Cu)等、他の金属と接続されることを特徴とする、請求項30に記載の相互接続構造。

【請求項42】銅と、炭素、スズ及びインジウムからなる群から選ばれた少なくとも1種の合金成分とにより、前記少なくとも1種の合金成分が総重量の約0.01~10重量%を占め、かつ銅合金の結晶粒内及び粒界内に実質的に均一に分散するように導体を形成する工程と、前記導体を、前記少なくとも1種の合金成分が前記粒界またはその近傍で飽和するように、熱誘導拡散過程を引き起こして前記少なくとも1種の合金成分を前記粒界に向かって移動させるのに十分な温度及び時間で加熱する工程とを含む、導体の製造方法。

【請求項43】前記導体が加熱後、前記少なくとも1種の合金成分の、その粒界における濃度が前記粒界と実質的に隣接しない領域での濃度の少なくとも120%である銅合金で形成されることを特徴とする、請求項42に記載の方法。

【請求項44】前記少なくとも1種の合金成分が、約0.01~10重量%のより好ましい濃度の炭素であることを特徴とする、請求項42に記載の方法。

【請求項45】前記少なくとも1種の合金成分が、約0.55~10重量%、好ましくは約0.55~2.5重量%のスズであることを特徴とする、請求項42に記載の方法。

【請求項46】前記少なくとも1種の合金成分が、0.01~10重量%、好ましくは0.01~2重量%のインジウムであることを特徴とする、請求項42に記載の方法。

【請求項47】前記導体がさらに、1つの耐火金属またはその窒化物で作られた接着/拡散バリア層のライナを

含むことを特徴とする、請求項42に記載の方法。

【請求項48】前記銅合金が、コリメート・スパッタリング、蒸着、イオン・クラスター・ビーム付着、電子サイクロトロン共鳴付着、イオン化スパッタ付着、化学的気相付着、無電解メッキ、電解メッキ、共蒸着、共化学的気相付着、及びコスパッタリングからなる群から選ばれた1つの工程によって付着されることを特徴とする、請求項42に記載の方法。

【請求項49】前記導体が既に付着された金属ケイ化物層上に形成されることを特徴とする、請求項42に記載の方法。

【請求項50】前記構造が半導体デバイス上に形成されることを特徴とする、請求項42に記載の方法。

【請求項51】炭素、スズ及びインジウムからなる群から選ばれた少なくとも1種の合金成分を含み、前記少なくとも1種の合金成分の濃度が全体重量の約0.01~10重量%であり、かつ、銅合金の結晶粒内及び粒界内に実質的に均一に分配されている、銅合金で導体を形成する工程と、

前記導体を、前記少なくとも1種の合金成分の前記粒界またはその近傍での濃度が前記粒界と実質的に隣接しない領域での濃度の少なくとも120%となるように、前記合金成分の拡散過程を引き起こして前記少なくとも1種の合金成分を前記粒界に向かって移動させるために、150℃以上の温度で加熱する工程とを含む、電気的接続を提供する導体を形成する方法。

【請求項52】前記少なくとも1種の合金成分が、約0.01~10重量%、好ましくは約0.01~2重量%の炭素であることを特徴とする、請求項51に記載の方法。

【請求項53】前記少なくとも1種の合金成分が、約0.55~10重量%、好ましくは約0.55~2.55重量%のスズであることを特徴とする、請求項51に記載の方法。

【請求項54】前記少なくとも1種の合金成分が、0.01~10重量%、好ましくは約0.01~2重量%のインジウムであることを特徴とする、請求項51に記載の方法。

【請求項55】前記銅合金がコリメート・スパッタリング、蒸着、イオン・クラスター・ビーム付着、電子サイクロトロン共鳴付着、イオン化スパッタ付着、化学的気相付着、化学メッキ、電解メッキ、共蒸着、共化学的気相付着、及びコスパッタリングからなる群から選ばれた1つの工程によって付着されることを特徴とする、請求項51に記載の方法。

【請求項56】銅の第1層を付着する工程と、前記第1層の少なくとも一部分の上に炭素、スズ及びインジウムからなる群から選ばれた物質の第2層を付着する工程と、

少なくとも90重量%の銅を含む前記2層の固溶体を形

成するのに十分な温度で前記2層をアニールする工程とを含む、銅の電気移動抵抗を低減する方法。

【請求項57】前記アニール温度が少なくとも150℃であることを特徴とする、請求項49に記載の方法。

【請求項58】前記構造が表示装置上に形成されることを特徴とする、請求項1に記載の相互接続構造。

【請求項59】前記導体が表示装置上に形成されることを特徴とする、請求項18に記載の導体。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は一般にチップ及びパッケージの相互接続用の銅合金及びその製造法に関し、詳細には改善された電気移動抵抗 (electromigration resistance)、低い抵抗率及び良好な耐食性を得るためにカーボン、インジウム及びスズからなる群から選ばれた少なくとも1種の合金成分を0.01~10重量%含有する銅合金、ならびにこうした合金の製造法に関する。

【0002】

【従来の技術】半導体チップ構造、平板パネル・ディスプレイ及びパッケージの応用分野で、パイア、線、及び他のリセスを設けるための相互接続を作成する技術は、多年にわたって開発されてきた。例えば超大規模集積回路 (VLSI) 構造用の相互接続技術の開発においては、単一基板上に位置する半導体領域またはデバイス中の接点及び相互接続用の主たる金属源としてアルミニウムが用いられてきた。アルミニウムはその低廉性、良好なオーム接触及び高い導電性のため好ましい材料として選択されてきた。しかしながら純粋なアルミニウムの薄膜導体には、低融点のために加工が低温に制限され、アニール中にシリコン中に拡散する可能性があり、そのために接触や接合部の不良及び電気移動を生ずるといった好ましくない性質がある。したがって、純粋なアルミニウムよりも利点のある多くのアルミニウム合金が開発されてきた。例えば米国特許第4566177号は、電気移動抵抗を改善するために開発された、3重量%までのシリコン、銅、ニッケル、クロム、及びマンガンを含むアルミニウム合金の導電層を開示している。米国特許第3631304号は同様に電気移動抵抗を改善するために用いられた酸化アルミニウムとのアルミニウム合金を開示している。

【0003】さらに最近開発されたVLSI及びULSI技術では、極めて高い回路密度と、より早い動作速度がそのようなデバイスに必要とされるため、配線要件に対する要求がより厳しい。このため、導線がますます小さくなり、その電流密度がより高くなる。この結果、より高いコンダクタンスの配線が望まれ、アルミニウム合金導線や高いコンダクタンスを有する異なる配線材料の大きな断面のワイヤが必要となる。業界では、望ましい高電導性を有する純粋な銅を使用した後者の材料の開発

を明らかに選択している。

【0004】パイアや線などVLSI及びULSI相互接続構造の形成においては、同一基板上に位置する半導体領域またはデバイスを相互接続するために、線、パイア、または他のリセス中に銅が付着される。銅はその電気移動抵抗が低いために半導体デバイス接合部で問題が生じることが知られている。電気移動現象は、金属固体中のランダムな熱拡散への電場の重ね合わせがイオンの電流方向への正味ドリフトを引き起こす時に起こる。銅イオンのシリコン基板中への拡散はデバイスの故障を起こすことがある。さらに純粋な銅は、酸化シリコンやポリイミドなど酸素を含有する誘電体と十分に接着しない。

【0005】本発明の譲受人に譲渡された米国特許第5130274号は、2原子%未満の合金成分を含む銅合金を使用して、まず銅合金を相互接続構造のリセス中に付着し、次いで銅合金プラグを形成し、プラグの露出表面上に合金成分の酸化物の薄層を形成する方法を開示している。しかしながらこの技術は、臨界寸法が0.5μm未満のため薄膜チップ相互接続に相当な負担がかかるULSI構造でのより厳しい要件を満たすものではない。標準的なアルミニウム(銅)合金及び酸化シリコン誘電体をディープ・サブミクロン論理回路配線構造に用いると、主として配線接続によって大きな回路遅延が生じる。

【0006】他の研究者によってチップ速度を増大させるためにULSI配線においてAL(Cu)の代わりに銅を用いることが試みられた。しかしながら銅の相互接続では、銅が腐食しやすいことや薄膜中に銅が迅速に拡散することなど多くの問題が生ずる。純粋な銅は、Al(Cu)の0.8~0.9eVに比べて0.5~0.75eVと電気移動活性化エネルギーがより小さいことは周知である。すなわち、チップの動作条件における相互接続電気移動障害を低減するために、銅を使用することの利点が大きく損なわれる。

【0007】他の研究者は、電気移動抵抗を増大させるのに銅合金を使用することを試みた。例えば、米国特許第5023698号は、Al、Be、Cr、Fe、Mg、Ni、Si、Sn及びZnの群から選ばれた少なくとも1種の合金成分を含む銅合金を教示している。米国特許5077005号は、In、Cd、Sb、Bi、Ti、Ag、Sn、Pb、Zr及びHfから選ばれた少なくとも1種の元素を0.0003~0.01重量%含む銅合金を教示している。この銅合金はTABプロセスで用いられ、またプリント回路ボード部材として用いられる。米国特許第5004520号は、薄膜キャリアの応用例用の、P、Al、Cd、Fe、Mg、Ni、Sn、Ag、Hf、Zn、B、As、Co、In、Mn、Si、Te、Cr及びZnから選ばれた少なくとも1種の合金成分を0.03~0.5重量%含有する銅フォイル

を教示している。この合金は集積回路チップ取り付けにおける接続リードとして使用される。さらに米国特許第4749548号は、Cr、Zr、Li、P、Mg、Si、Al、Zn、Mn、Ni、Sn、Ti、Be、Fe、Co、Y、Ce、La、Nb、W、V、Ta、B、Hf、Mo及びCから選ばれた少なくとも1種の合金成分を含む銅合金を教示している。これらの合金成分は銅合金の強度を増すために使用される。米国特許第1960740号はさらに、銅の硬度及び耐食性を増加するために10~50%のインジウムを含有する銅-インジウム合金を教示している。米国特許第5243222号及び第5130274号は、改善された付着力及び拡散バリア形成のための銅合金を教示する。しかしながらこれらの先行技術はいずれもVLSI及びULSI中の高い電気移動抵抗、低い抵抗率及び高い耐食性を有するオンチップまたはオフチップ配線相互接続に適した銅合金を教示していない。さらに、これらの先行技術はいずれも、電気移動抵抗を改善するための微細構造レベルでの構造的要件を認識しておらず、したがって、所望の特性を得るために銅合金中に必要な微細構造を教示していない。

【0008】

【発明が解決しようとする課題】したがって本発明の目的は、チップ及びパッケージの相互接続に好適に使用できる、少なくとも1種の合金成分を含む銅合金を提供することである。

【0009】本発明の他の目的は、VLSI及びULSI応用例に特に適したチップ及びパッケージの相互接続用の、少なくとも1種の合金成分を含む銅合金を提供することである。

【0010】本発明の他の目的は、チップ及びパッケージの相互接続用の、少なくとも1種の合金成分を有する、改善された電気移動抵抗(electromigration resistance)、低い抵抗率及び高い耐食性を有する銅合金を提供することである。

【0011】本発明の他の目的は、チップ及びパッケージの相互接続用の、少なくとも1種の合金成分を0.01~10重量%含有する銅合金を提供することである。

【0012】本発明の他の目的は、チップ及びパッケージの相互接続用の、少なくとも1種の合金成分を含み、半導体業界で使用される各種金属付着技術によって容易に加工し得る銅合金を提供することである。

【0013】本発明の他の目的は、オンチップ及びオフチップ相互接続の応用例用の、少なくとも1種の合金成分を含む銅合金を提供することである。

【0014】本発明の他の目的は、チップ及びパッケージの相互接続用の、粒界において飽和した少なくとも1種の合金成分を有する微細構造を形成する、少なくとも1種の合金成分を含む銅合金を提供することである。

【0015】本発明の他の目的は、チップ及びパッケージ

ジの相互接続用の、インジウム、スズ及び炭素から選ばれた少なくとも1種の合金成分を含み、粒界またはその付近の領域での、前記少なくとも1種の合金成分の濃度が、粒界に実質的に近くない領域での濃度の120%である微細構造を有する銅合金を提供することである。

【0016】本発明の目的は、チップ及びパッケージの相互接続用の、少なくとも1種の合金成分を含む合金から形成された少なくとも 10^5 Amp/cm^2 の電流密度に耐え得る導体を提供することである。

【0017】

【課題を解決するための手段】本発明によれば、チップ及びパッケージの相互接続用の、インジウム、スズ及び炭素からなる群から選ばれた少なくとも1種の合金成分を有する銅合金が提供される。この銅合金は、非常に改善された電気移動抵抗、低い抵抗率及び高い耐食性を有する。

【0018】好ましい実施形態においては、炭素、インジウム及びスズからなる群から選ばれた少なくとも1種の合金成分を0.01~10重量%含む銅合金が提供される。合金成分のより好ましい範囲は0.5~2重量%である。この合金成分は、チップの製造工程の一部であるアニール工程後に銅の粒界で濃縮する。粒界またはその付近の領域での合金成分の濃度は粒界から離れた領域での濃度の少なくとも120%であることが判った。銅合金相互接続中での銅の移動速度は、銅表面、銅とそれを囲む層の界面（即ち、 Cu/Ta 、 $\text{Cu/Si}_3\text{N}_4$ ）及び粒界における銅/溶質（即ち、 Cu/Sn 、 Cu/In 、 Cu/C ）の相互作用によって劇的に低下する。この結果、電気移動抵抗が増大し、応力で誘起される空隙や起伏の生成が妨げられ、銅相互接続中での酸化速度が低下する。本発明の銅合金で作られたチップ及びパッケージの相互接続は、その電気移動抵抗が高いため少なくとも 10^5 Amp/cm^2 の高い電流密度に耐えることができる。

【0019】本発明はまた、集積回路チップ及びパッケージにおける電気接続を提供するための銅合金で作られた相互接続構造、及び多段半導体構造をその間にあるパイア及び線によって相互接続するための銅合金の導体をも対象とする。

【0020】本発明はさらに、まず炭素、スズ、及びインジウムから選ばれた少なくとも1種の合金成分を含む銅合金の導体を形成し、次いで合金成分が粒界で飽和するように合金成分の熱誘導拡散を引き起こして粒界に向かって移動させるのに十分な温度及び時間で導体を加熱することによって、多段半導体構造をその間に位置するパイア及び線によって相互接続するための導体を形成する方法をも対象とする。

【0021】本発明はさらに、まず銅の層と炭素、スズ、またはインジウムの合金成分の層を相互に並置して付着し、次いでそれらの層を少なくとも90重量%の銅

を含む銅合金の固溶体が形成されるのに十分な温度で加熱することによって、銅中での電気移動を低減する方法をも対象とする。

【0022】本発明の他の目的、特徴及び利点は明細書及び添付の図面を参照すれば明らかになるであろう。

【0023】

【発明の実施の形態】本発明はチップ及びパッケージの相互接続用の、インジウム、スズ及び炭素から選ばれた少なくとも1種の合金成分を含む、改善された電気移動抵抗、低い抵抗率及び改善された耐食性を有する銅合金を提供する。本発明の銅合金はVLSI及びULSI構造などの先端半導体構造に特に有用である。

【0024】本発明による銅合金の相互接続構造は、シリコン・デバイスのコンタクト・ホールに直接またはTi/WもしくはCVD W接触プラグを介して接続された良好な拡散バリア層を有する銅合金の導線から出発することができる。まず本発明の銅合金でできた相互接続の模式的断面図を示す図1を参照することから始める。その構造は、図2ないし図5に示したダマシーン（Damascene）またはデュアル・ダマシーン工程によって銅の配線構造を作る最初の方法の各種加工工程によって形成される。使用する銅合金は、炭素、インジウム及びスズからなる群から選ばれた少なくとも1種の合金成分を0.01~10重量%の濃度で含むものである。好ましい合金成分の濃度は約0.5~2.0重量%である。

【0025】次に銅合金の相互接続構造に対する工程シーケンスを示した図2ないし図5を参照する。まず図2に示すように平板誘電体スタック10の付着によって典型的なダマシーン・レベルを作成する。次いで誘電体スタック10をパターン化し、標準的なリソグラフィ及び乾式エッチング技術を用いて所望の配線またはパイア・パターンを作成する。次いで、図3に示すようにTa-Cu合金メタラジの金属付着を行う。底部の窒化物層22は銅の拡散を防止するための拡散バリアとしてデバイス26の最上部に付着して用いる。最上部の窒化物層24は所望のパターンを画定するためのエッチング・マスクとして付着し、次いでフッ素ベースのプラズマによって、ポリマー層中に相互接続用のリセスをエッチングする。その溝またはパイアを埋めるために幾つかの金属付着技術、例えばコロメート・スパッタリング法、イオン・クラスター・ビーム法、電子サイクロトロン共鳴法、化学的気相付着法、無電解メッキ法及び電解メッキ法が成功裏に用いられてきた。銅と合金成分を同時に付着する共付着方法も本発明の銅合金を形成するために使用することに留意されたい。これらの方法には、例えば、コスパッタリング、共化学的気相付着及び共蒸着が含まれる。

【0026】一般に付着工程が完了した後、化学機械式研磨法を使用して、平面化した配線及び絶縁層中に埋め込んだパイアを残してフィールド金属層を除去する。次

いでマスクを酸素でエッチングによって除去し、窒化物レジストの薄層によって停止する。ポリマー層は、ダイヤモンド様炭素薄層などの絶縁材料で置き換えることができる。図4及び図5はそれに続く、スパッタリングまたはコリメート・スパッタリング工程によってTa層を接着層として付着する工程を示す。図6に示す最後に付着された窒化層32は、完成したデバイスを環境から保護するための不動態層として機能する。

【0027】チップの製造工程中、種々の層に普通なら蓄積する応力を軽減するために、徐々に組み上がる構造を、工程中に何回もアニールまたは熱処理しなければならない。アニール温度は典型的には150～450℃の範囲であり、より好ましくは300～400℃の範囲である。そのような高温では、Cu合金中の溶質（即ち、Sn、InまたはC）がCuの界面及び銅合金の粒界に拡散し、濃縮する。例えば1～2重量%のSnを含むCu（Sn）合金中では粒界がSnイオンで飽和されていることが認められた。銅合金中のSnの量が5重量%に増加すると、粒界において認められるSnの量は、単に1～2%のSnが存在する場合に認められる量と同程度である。追加のSnは、粒界で枯渇したSnを補給するために結晶粒内部の貯めに保持される。Snの濃度が約10重量%までのとき、銅合金の抵抗性はある程度損なわれるが、電気移動抵抗は改善することが、Snの状態図から期待される。溶質イオンがこのような濃度のとき、Cuイオンのそのような界面または粒界を越える拡散または電気移動が有効にブロックされる。拡散のブロックは大きな電流のときでも有効である。したがって、銅合金の電気移動抵抗が実質的に改善される。次いでこの工程を繰り返すことによって、図1に示す後続のレベルが製造される。

【0028】ダマシオン工程においては、すべての配線レベルが各レベルにおいて平面状であり、このためウエハ収率は非平面構造の収率と比べて増大する。この工程には適切な誘電率の様々な誘電材料を使用することができ、これには酸化ケイ素、ポリマー、ダイヤモンド様炭素、流動性酸化ケイ素、スピノン・ガラス等が含まれる。

【0029】本発明の銅合金を利用する他の技術は乾式エッチング及びリフトオフ法である。乾式エッチング技術のうちでは、反応性イオン・エッチング（RIE）及びイオン・ミリングが銅線のパターン化で満足以く働くことが示された。金属ケイ化物中にデバイスを作成し、Ti/TiN/CVDW接触スタッドを形成した後、Ta/Cu合金/Taの3層を次々に付着した。

【0030】図7ないし図10は本発明の銅合金を利用した乾式エッチング及びリフトオフの加工シーケンスを示す。図7に示すように、まず接着／拡散層及びエッチ・ストップとしてTaの薄い底部層42を付着する。次いで最上部Ta層44を耐久力のあるマスク及び銅合金

に対する不動態層として使用する。イオン・ビーム・エッチング技術またはCl₂ベースのプラズマによって銅合金線をパターン化する。リフトオフ法を使用する場合には、レジスト中に金属線の陰画像をパターン化し、次いで金属をレジストの開口部に蒸着する。レジスト上の金属は、レジストをレジスト溶剤に浸けるとリフトオフされ、所望の金属線が基板上に残る。銅線の画定後、銅合金とレベル間絶縁材料の可能な反応及び混合を防ぐために、Si₃N₄などのバリア材料の薄い誘電性側壁スペーサ46を付着する。これを図8に示す。この一連の加工工程によって完全にカプセル化された銅合金線が得られる。図9は既存のアルミニウム相互接続加工シーケンスで使用されるのと同様の方法で達成できる誘電材料の付着とそれに続く層間平面化を示す。

【0031】銅合金相互接続に乾式エッチングまたはリフトオフ法を使用する1つの利点は、加工工程が僅かの修正を加えるだけで標準的なVLSI加工シーケンスと互換性のあるものになることである。この加工方法の他の利点は、ブランケット・フィルムだけが有ればよいため、銅合金メタライゼーションを多数の技術によって適当に付着できることである。図9は本技術によって作成した多段の相互接続構造を示す。合計5層の銅合金相互接続が示されている。本発明の技術は少なくとも7層の構造を作るのに使用できることが企図されている。

【0032】図10は本発明に従って作成した銅合金相互接続の他の実施形態を概略的に示す。この実施形態では、銅合金が他のAl（Cu）またはW金属相互接続と混合し得ることが判る。銅はしばしば腐食の問題を起こすので、アルミニウム・ワイヤへのワイヤ・ボンディングにはAlを使用するのが有利であろう。また、シリコン・デバイスから離れた相互接続レベルでは銅合金を使用するのが望ましいであろう。銅イオンのシリコンまたはケイ化物層への移行が汚染及びそれに引き続くデバイスの中毒を引き起こし得ることは周知である。図10は銅合金ではなく、WまたはAl（Cu）で作られたM₁金属層52を示す。したがって、銅合金相互接続はチップ接続のどのレベルでも他の導体と混合して使用できる。例えば、多段銅合金相互接続は、デバイスを接続する、または異なるレベルに耐火金属の下層線を有するAl合金に接続できる、Wの局所相互接続と組み合わせて使用できる。

【0033】多段相互接続に銅メタラジを使用すると、他の加工上の問題が生じる。例えば、銅は通常、ポリイミドやSiO₂に対する接着力が不十分である。したがって、接着性を改善するために、良好な金属接着／拡散バリア層、即ちTa層が必要となる。500℃で4時間（N₂雰囲気中）の熱ストレス・サイクルを使用することにより、Taが好適な誘導拡散バリアであり、（PECVDで付着した）Si₃N₄が有効な絶縁バリアとなることが判った。In、Sn、Cの溶質原子の銅表面での

分離が接着力をさらに高める。

【0034】上述の実施形態にはパイアや線などの相互接続のオンチップ配線だけが示されているが、本発明の銅合金はTAB（テープ自動ボンディング）、BGA（ボール・グリッド・アレイ）、PGA（ピン・グリッド・アレイ）パッケージ中の配線リードなどのオフチップ応用例に使用できる。本発明の銅合金を用いることによって配線リードの電気移動抵抗が大幅に改善される。

【0035】金属薄膜中では特にアニール中に、原子の移動が定常的に生じ、そのため原子の拡散の乱歩過程により固溶体が均一化される。チップの製造及び動作条件下において、熱誘導機械応力、印加電圧、電流、熱勾配等の外力が加わることによって原子の非乱歩（または有向性）運動が導入される。有向性の原子運動はある場所から他の場所への質量移動が生じ、そのために信頼性の問題を生ずる。電気移動及び応力誘導空隙の外力下の原子フラックスは、原子密度及びエルンスト・アインシュタインの次の関係式を用いて求められる。

$$J_i = n (D_{eff} / kT) F_i$$

ここで、 n は金属線に沿って有効拡散係数（ D_{eff} ）で拡散する原子の密度、 T は絶対温度、 K はボルツマン常数である。力 F_i は電気移動については $Z^* e E$ で与えられ、応力誘導移動については $\Delta(\delta \Omega)$ で与えられ

表1

組成	ρ ($\mu \Omega - \text{cm}$)
Cu	1.9
Cu (0.5重量% In)	2.6
Cu (1重量% In)	2.9
Cu (2重量% In)	3.2
Cu (0.5重量% Sn)	2.6
Cu (1重量% Sn)	3.1
Cu (2重量% Sn)	4.4
Cu (0.2重量% C)	1.9

【0039】本発明の銅合金に対して使用されるCの適切な範囲は約0.01~10重量%であり、好ましくは約0.01~2重量%である。使用されるSnの適切な範囲は約0.01~10重量%であり、好ましくは約0.55~10重量%である。使用されるInの適切な範囲は約0.01~10重量%であり、好ましくは約0.01~2重量%である。

【0040】この結果は、銅のドリフト速度（ D_{eff} / kT ） $Z^* e E$ に対する抵抗変化の相対速度がC、SnまたはInを銅中に加えることによって大幅に低減することを示している。この結果はまた銅合金相互接続中への銅の拡散性が銅-溶質相互作用によって大幅に低減することを示している。表1には低濃度の合金成分を有する合金だけが示されているが、高濃度の合金成分を含む他の銅合金も作成し、試験したことに留意されたい。合金成分を10重量%まで含む銅合金を試験し、優れた電気移動抵抗を示すことが判明した。しかしながら合金成

る。 Z^* は有効荷電数、 E は電場（電気ポテンシャルの勾配）、 δ は応力、 Ω は原子容である。

【0036】金属線中での損傷の形成及び腐食速度は原子フラックスによって制御される。式中の力の項は、チップの製造及び動作条件によって決まり、従って原子フラックスの量は原子の拡散に直接関係する。約0.01~10重量%の濃度のSn、In及びCなどの溶質原子は、銅の界面、表面及び粒界における銅の拡散係数を大幅に低減し、これによって応力誘導移動、電気移動損傷及び腐食が低減する。

【0037】本発明の銅合金はICチップの寿命を延長する。銅線はVLSIの加工工程において、名目上200~400℃に加熱される。この熱処理により、溶質の濃度はCu結晶粒の内部よりもCu結晶粒界及び表面の方が高くなる。

【0038】図11は異なる銅合金について電気移動応力時間の関数として示した線抵抗の増加を示す。試験サンプルはCu、Cu (0.5重量% Sn)、Cu (1重量% Sn) 及びCu (1重量% In) である。図11から判るようにサンプル中で1%のInを含む銅合金が最も良い電気移動抵抗を示した。表1にサンプルの抵抗率を示す。

分が高濃度のときは電気移動抵抗は抵抗率を犠牲にして得られる。銅合金相互接続におけるあらゆる特性の良好な妥協が得られるのは、10重量%未満という合金成分の最適濃度レベルのときである。

【0041】本発明を例示的に記述したが、使用した用語は限定的ではなく記述的用語の性格のものであることを理解されたい。

【0042】さらに本発明を1つの好ましい実施形態及びその幾つかの代替実施形態に関して記述したが、当業者ならこれらの教示を本発明の他の可能な変形例に応用するであろうことを理解されたい。例えば、改善された電気移動抵抗、低い抵抗率及び良好な耐食性という同じ所望の特性を得るために、銅合金組成中に複数の合金成分を使用することができる。本発明の銅合金は、銅及び合金成分の層と一緒に付着し、適当な温度でアニールして90重量%までの銅を含む層の界面で銅合金の固溶体を形成させることによって形成できる。

【0043】排他的所有権または特権を請求する本発明の実施形態は次のように定義される。

【0044】まとめとして、本発明の構成に関して以下の事項を開示する。

【0045】(1) 銅と、炭素、スズ及びインジウムからなる群から選ばれた少なくとも1種の合金成分約0.01~10重量%を含む電気的接続を提供するための相互接続構造。

(2) 前記構造がさらに粒界によって分離された多数の結晶粒を含み、前記各結晶粒の、前記粒界またはその近傍における少なくとも1種の前記合金成分の濃度が、結晶粒内部の粒界から実質的に離れた位置にある場所における濃度の少なくとも120%であることを特徴とする、上記(1)に記載の相互接続構造。

(3) 前記構造がオンチップまたはオフチップで使用されることを特徴とする、上記(1)に記載の相互接続構造。

(4) 前記構造がTAB(テープ自動ボンディング)、BGA(ボール・グリッド・アレイ)またはPGA(ピン・グリッド・アレイ)用の1個のパイア、1本の線、1個のスタッド、及び1本の配線リードからなる群から選ばれた1つの部材であることを特徴とする、上記

(1)に記載の相互接続構造。

(5) 前記少なくとも1種の合金成分が約0.01~10重量%または約0.01~2重量%の濃度の炭素であることを特徴とする、上記(1)に記載の相互接続構造。

(6) 前記少なくとも1種の合金成分が、約0.55~10重量%、好ましくは約0.55~2.55重量%のスズであることを特徴とする、上記(1)に記載の相互接続構造。

(7) 前記少なくとも1種の合金成分が、0.01~10重量%、好ましくは0.01~2重量%のインジウムであることを特徴とする、上記(1)に記載の相互接続構造。

(8) 前記構造が、結晶粒の間に前記少なくとも1種の合金成分で飽和された粒界を有する銅合金で形成されることを特徴とする、上記(1)に記載の相互接続構造。

(9) 前記構造が、改善された電気移動抵抗、低い抵抗率、及び良好な耐食性を有することを特徴とする、上記(1)に記載の相互接続構造。

(10) 前記構造がさらに、1つの耐火金属またはその窒化物で作られた接着/拡散バリア層のライナを含むことを特徴とする、上記(1)に記載の相互接続構造。

(11) 前記構造がさらに、酸化ケイ素、窒化ケイ素、スピノン・ガラス、流動性酸化物、ダイヤモンド様炭素、及びポリマーからなる群から選ばれた誘電体の絶縁層を含むことを特徴とする、上記(1)に記載の相互接続構造。

(12) 前記銅合金が、コリメート・スパッタリング、

蒸着、イオン・クラスター・ビーム付着、電子サイクロトロン共鳴付着、イオン化スパッタ付着、化学的気相付着、無電解メッキ、電解メッキ、共蒸着、共化学的気相付着、及びコスパッタリングからなる群から選ばれた1つの工程によって付着されることを特徴とする、上記

(1)に記載の相互接続構造。

(13) 前記構造が3~7個のレベルを有する多段構造であることを特徴とする、上記(1)に記載の相互接続構造。

(14) 前記構造が既に付着された金属ケイ化物層の上に形成されることを特徴とする、上記(1)に記載の相互接続構造。

(15) 前記構造が半導体デバイス上に形成されることを特徴とする、上記(1)に記載の相互接続構造。

(16) 前記構造が、コンタクト・ホールを介しTi/TiN/CVD Wスタッドによって金属ケイ化物と接続されることを特徴とする、上記(1)に記載の相互接続構造。

(17) 前記構造が、WまたはAl(Cu)等、他の金属と接続されることを特徴とする、上記(1)に記載の相互接続構造。

(18) 銅と、約0.01~10重量%の炭素、スズ、及びインジウムからなる群から選ばれた少なくとも1種の合金成分とを含み、少なくとも 10^5 Amp/cm^2 の電流に耐えることができる導体。

(19) 前記導体がさらに、粒界によって分離された多数の結晶粒を含み、前記各結晶粒の、前記少なくとも1種の合金成分の濃度が、前記粒界から実質的に離れた位置にある前記結晶粒内部の場所における濃度の少なくとも120%の濃度であることを特徴とする、上記(18)に記載の導体。

(20) 前記導体が、結晶粒の間に前記少なくとも1種の合金成分で飽和された粒界を有する銅合金で形成されることを特徴とする、上記(18)に記載の導体。

(21) 前記少なくとも1種の合金成分が、約0.01~10重量%または約0.01~2重量%の濃度の炭素であることを特徴とする、上記(18)に記載の導体。

(22) 前記少なくとも1種の合金成分が、約0.55~10重量%、好ましくは約0.55~2.55重量%のスズであることを特徴とする、上記(18)に記載の導体。

(23) 前記少なくとも1種の合金成分が、0.01~10重量%、好ましくは0.01~2重量%のインジウムであることを特徴とする、上記(18)に記載の導体。

(24) 1つの耐火金属またはその窒化物で作られた接着/拡散バリア層のライナをさらに含むことを特徴とする、上記(18)に記載の導体。

(25) 前記構造がさらに、酸化ケイ素、窒化ケイ素、スピノン・ガラス、流動性酸化物、ダイヤモンド様炭

素、及びポリマーからなる群から選ばれた誘電体の絶縁層を含むことを特徴とする、上記(18)に記載の導体。

(26) 前記銅合金が、コリメート・スパッタリング、蒸着、イオン・クラスター・ビーム付着、電子サイクロトロン共鳴付着、イオン化スパッタ付着、化学的気相付着、無電解メッキ、電解メッキ、共蒸着、共化学的気相付着、及びコスパッタリングからなる群から選ばれた1つの方法によって付着されることを特徴とする、上記(18)に記載の導体。

(27) 前記導体が既に付着された金属ケイ化物層の上に形成されることを特徴とする、上記(18)に記載の導体。

(28) 前記導体が半導体デバイス上に形成されることを特徴とする、上記(18)に記載の導体。

(29) 前記導体が、WまたはAl(Cu)等、他の金属と接続されることを特徴とする、上記(18)に記載の導体。

(30) 本体と前記本体中に分配された多数の結晶粒とを含み、前記本体が、銅と、約0.01~10重量%の炭素、スズ、及びインジウムからなる群から選ばれた少なくとも1種の合金成分から形成され、前記多数の結晶粒が前記本体中に分配され、前記各結晶粒の、その粒界またはその近傍における前記少なくとも1種の合金成分の濃度が、前記粒界から実質的に離れた位置にある場所における濃度の少なくとも120%であることを特徴とする、電気的接続を提供するための相互接続構造。

(31) 前記構造がTAB(テープ自動ボンディング)、BGA(ボール・グリッド・アレイ)またはPGA(ピン・グリッド・アレイ)用の1個のパイア、1本の線、1個のスタッド、及び1本の配線リードからなる群から選ばれた1つの部材であることを特徴とする、上記(30)に記載の相互接続構造。

(32) 前記少なくとも1種の合金成分が、約0.01~10重量%、好ましくは約0.01~2重量%の炭素であることを特徴とする、上記(30)に記載の相互接続構造。

(33) 前記少なくとも1種の合金成分が、約0.55~10重量%、好ましくは約0.55~2.55重量%のスズであることを特徴とする、上記(30)に記載の相互接続構造。

(34) 前記少なくとも1種の合金成分が、0.01~10重量%、好ましくは0.01~2重量%のインジウムであることを特徴とする、上記(30)に記載の相互接続構造。

(35) 前記構造が、結晶粒の間に前記少なくとも1種の合金成分で飽和された粒界を有する銅合金で形成されることを特徴とする、上記(30)に記載の相互接続構造。

(36) 前記構造がさらに、1つの耐火金属またはその

窒化物で作られた接着/拡散バリア層のライナを含むことを特徴とする、上記(30)に記載の相互接続構造。

(37) 前記構造がさらに、酸化ケイ素、窒化ケイ素、スピノン・ガラス、流動性酸化物、ダイヤモンド炭素、及びポリマーからなる群から選ばれた誘電体の絶縁層を含むことを特徴とする、上記(30)に記載の相互接続構造。

(38) 前記構造が3~7個のレベルを有する多段構造であることを特徴とする、上記(30)に記載の相互接続構造。

(39) 前記構造が既に付着された金属ケイ化物層の上に形成されることを特徴とする、上記(30)に記載の相互接続構造。

(40) 前記構造が半導体デバイス上に形成されることを特徴とする、上記(30)に記載の相互接続構造。

(41) 前記構造が、WまたはAl(Cu)等、他の金属と接続されることを特徴とする、上記(30)に記載の相互接続構造。

(42) 銅と、炭素、スズ及びインジウムからなる群から選ばれた少なくとも1種の合金成分とにより、前記少なくとも1種の合金成分が総重量の約0.01~10重量%を占め、かつ銅合金の結晶粒内及び粒界内に実質的に均一に分散するように導体を形成する工程と、前記導体を、前記少なくとも1種の合金成分が前記粒界またはその近傍で飽和するように、熱誘導拡散過程を引き起こして前記少なくとも1種の合金成分を前記粒界に向かって移動させるのに十分な温度及び時間で加熱する工程とを含む、導体の製造方法。

(43) 前記導体が加熱後、前記少なくとも1種の合金成分の、その粒界における濃度が前記粒界と実質的に隣接しない領域での濃度の少なくとも120%である銅合金で形成されることを特徴とする、上記(42)に記載の方法。

(44) 前記少なくとも1種の合金成分が、約0.01~10重量%のより好ましい濃度の炭素であることを特徴とする、上記(42)に記載の方法。

(45) 前記少なくとも1種の合金成分が、約0.55~10重量%、好ましくは約0.55~2.55重量%のスズであることを特徴とする、上記(42)に記載の方法。

(46) 前記少なくとも1種の合金成分が、0.01~10重量%、好ましくは0.01~2重量%のインジウムであることを特徴とする、上記(42)に記載の方法。

(47) 前記導体がさらに、1つの耐火金属またはその窒化物で作られた接着/拡散バリア層のライナを含むことを特徴とする、上記(42)に記載の方法。

(48) 前記銅合金が、コリメート・スパッタリング、蒸着、イオン・クラスター・ビーム付着、電子サイクロトロン共鳴付着、イオン化スパッタ付着、化学的気相付

着、無電解メッキ、電解メッキ、共蒸着、共化学的気相付着、及びコスパッタリングからなる群から選ばれた1つの工程によって付着されることを特徴とする、上記(42)に記載の方法。

(49) 前記導体が既に付着された金属ケイ化物層上に形成されることを特徴とする、上記(42)に記載の方法。

(50) 前記構造が半導体デバイス上に形成されることを特徴とする、上記(42)に記載の方法。

(51) 炭素、スズ及びインジウムからなる群から選ばれた少なくとも1種の合金成分を含み、前記少なくとも1種の合金成分の濃度が全重量の約0.01~10重量%であり、かつ、銅合金の結晶粒内及び粒界内に実質的に均一に分配されている、銅合金で導体を形成する工程と、前記導体を、前記少なくとも1種の合金成分の前記粒界またはその近傍での濃度が前記粒界と実質的に隣接しない領域での濃度の少なくとも120%となるように、前記合金成分の拡散過程を引き起こして前記少なくとも1種の合金成分を前記粒界に向かって移動させるために、150℃以上の温度で加熱する工程とを含む、電気的接続を提供する導体を形成する方法。

(52) 前記少なくとも1種の合金成分が、約0.01~10重量%、好ましくは約0.01~2重量%の炭素であることを特徴とする、上記(51)に記載の方法。

(53) 前記少なくとも1種の合金成分が、約0.55~10重量%、好ましくは約0.55~2.55重量%のスズであることを特徴とする、上記(51)に記載の方法。

(54) 前記少なくとも1種の合金成分が、0.01~10重量%、好ましくは約0.01~2重量%のインジウムであることを特徴とする、上記(51)に記載の方法。

(55) 前記銅合金がコリメート・スパッタリング、蒸着、イオン・クラスター・ビーム付着、電子サイクロトロン共鳴付着、イオン化スパッタ付着、化学的気相付着、化学メッキ、電解メッキ、共蒸着、共化学的気相付着、及びコスパッタリングからなる群から選ばれた1つの工程によって付着されることを特徴とする、上記(51)に記載の方法。

(56) 銅の第1層を付着する工程と、前記第1層の少なくとも一部分の上に炭素、スズ及びインジウムからなる群から選ばれた物質の第2層を付着する工程と、少な

くとも90重量%の銅を含む前記2層の固溶体を形成するのに十分な温度で前記2層をアニールする工程とを含む、銅の電気移動抵抗を低減する方法。

(57) 前記アニール温度が少なくとも150℃であることを特徴とする、上記(49)に記載の方法。

(58) 前記構造が表示装置上に形成されることを特徴とする、上記(1)に記載の相互接続構造。

(59) 前記導体が表示装置上に形成されることを特徴とする、上記(18)に記載の導体。

【図面の簡単な説明】

【図1】本発明の一実施形態を利用した半導体構造の拡大断面図である。

【図2】図1の構造を形成するために必要な加工工程を示す断面図である。

【図3】図1の構造を形成するために必要な加工工程を示す断面図である。

【図4】図1の構造を形成するために必要な加工工程を示す断面図である。

【図5】図1の構造を形成するために必要な加工工程を示す断面図である。

【図6】銅エッチング法を利用した半導体構造の加工工程を示す拡大断面図である。

【図7】銅エッチング法を利用した半導体構造の加工工程を示す拡大断面図である。

【図8】銅エッチング法を利用した半導体構造の加工工程を示す拡大断面図である。

【図9】銅エッチング法を利用した半導体構造の加工工程を示す拡大断面図である。


【図10】本発明の銅合金を利用した他の半導体構造の拡大断面図である。

【図11】本発明の異なる銅合金について線抵抗変化を電気移動応力時間の関数として示したグラフである。


【符号の説明】

- 10 誘電体スタック
- 22 窒化物層
- 24 窒化物層
- 26 デバイス
- 32 窒化物層
- 42 底部層
- 44 最上部Ta層
- 46 側壁スペーサ
- 52 金属層

【図2】




【図4】




【図7】




【図1】




【図3】




【図5】




【図6】




【図8】




【図9】



【図10】



【図11】



フロントページの続き

(72)発明者 パナヨティス・コンスタンティス・アンド
リカコス
アメリカ合衆国10520 ニューヨーク州ク
ロトン・オン・ハドソン シーニック・ド
ライブ 29エル

(72)発明者 ハリクリア・デリジャンニ
アメリカ合衆国07020 ニュージャージー
州エッジウォーター グランド・コーヴ
ウェイ・サウス 34

(72)発明者 ジェームズ・マッケル＝エドウィン・ハー
パー
アメリカ合衆国10598 ニューヨーク州ヨ
ークタウン・ハイツ エリザベス・ロード
507

(72)発明者 チャオ＝クン・フー
アメリカ合衆国10589 ニューヨーク州サ
マーズバトラー・ヒル・ロード 26

(72)発明者 デイル・ジョナサン・ピアソン
アメリカ合衆国10598 ニューヨーク州ヨ
ークタウン・ハイツ ストラング・ブール
バード 3517

(72)発明者 スコット・ケヴィン・レイノルズ
アメリカ合衆国10598 ニューヨーク州グ
ラナイト・スプリングス ボニー・ブレ
ー・アベニュー 2

(72)発明者 キン＝ニン・トゥー
アメリカ合衆国90049 カリフォルニア州
ロサンジェルス サンセット・ブールバー
ド 11500

(72)発明者 シプリアン・エメカ・ウゾフ
アメリカ合衆国12533 ニューヨーク州ホ
ーブウェル・ジャンクション ブリッジ・
ストリート 657